沟通基本原则是:高功率电路板设计技术探索

时间:2008-01-25   来源:   作者:高弘毅
安全性与不会妨害其它电子设备是设计高功率印刷电路板首要重点，所谓安全性包含电路无燃烧与触电之虞，此外在相同筐体内不会造成其它电路误动作，或是妨害其它电子设备的正常动作，也是必需注意的基本要项。有关安全性与对其它电子设备的干扰问题，事实上UL规范与EMC规范都有详细的规定，为了符合UL与EMC的规范因此设计印刷电路板时，必需充分掌握安全规范的各项细节，尤其是噪讯(noise)造成的电路误动作，造成事后对策非常频繁的场合，往往是设计印刷pattern时未作事前检讨所致。如果电路设计与印刷pattern设计分属不同单位时，电路设计者必需与印刷pattern设计者作充分的事前沟通。根据以往的经验显示pattern设计者一昧依循常识，解读未作详细说明的项目时，经常会招致严重的设计挫败。有鉴于此本文要深入探讨有关高功率印刷电路板的设计技巧。
高功率印刷电路板的十大基本设计要领
避免拉伸pattern，尽量削减多余铜箔
削减多余铜箔
一般认为所谓的pattern设计，直觉上祇是单纯的pattern layout，然而设计高功率印刷电路板的pattern并非单纯的pattern layout，当电压施加于电路时，电路板板上的各pattern之间的间隔设计，亦即如何削减多余铜箔才是设计高功率印刷电路板的主要技巧。
降低pattern阻抗
为何不铺设pattern主要目的是要降低pattern阻抗(impedance)，由于削减多余铜箔可使pattern幅宽变粗，铜箔面积变大直流阻抗变小。此外围绕pattern的面积变小，相对的pattern的阻抗(impedance)变小，整体而言阻抗可大幅减少。
采用粗短pattern的设计
若与小信号的数字电路比较时，由于高功率印刷电路是以高电压大电流为对象，所以必需充分掌握电路电流的特性，才能决定pattern的幅宽。
根据电流实效值计算pattern的幅宽
根据以往的经验显示pattern的幅宽每1mm的容许电流约为1A左右，不过必需注意的是上述经验值征适用于电流变化较少的直流电源，类似switching电源等电流变化与峰值电流极大的电路，若直接使用上述经验值就会造成误动作与效率降低等严重后果。由于switching电源的电流呈断续性流入电路，所以电流的实效值会比平均值大，此时必需使用电流的实效值才能决定pattern的幅宽。如图1所示的电流波形实效值IRMS[ARMS] ，根据式(1)计算结果为 0.5ARMS，也就是说pattern的幅宽必需大于0.5mm 。

Ip: 峰值电流[A] 。
ton:ON的时间[S] 。
t:switching的周期[S]。

pattern的幅宽较窄小的场合可加大铜箔厚度，如上所述pattern的幅宽每1mm的容许电流约为1A左右，此时铜箔厚度约为35μm，不过实际上高功率印刷电路的铜箔厚度却高达70μm，换言之相对于幅宽1mm的pattern，容许实效电流等于是2A左右。
宽幅pattern可降低损失
由于switching电源已经成为提高效率必要组件之一，因此出现许多高效率电路，不过实际上经常因为pattern设计不当造成电力损失，使的高效率电路无法发挥预期的效果，由此可知pattern宽度对防止效率降低具有决定性的影响。
pattern造成的电力损失可由电路的实效电流与pattern的直流阻抗求得，pattern的直流阻抗R[?] 可用下式表示:

p:体积阻抗率[??m] 。
l:pattern的长度。
a:截面积[cm2] 。
0℃时铜的体积阻抗率率为 1.55×10-8??m，100℃ 时为2.33×10-8??m，因此T℃时铜的体积阻抗率p可用下式表示:
p={(2.33-1.5)×(T/100)+1.55}×10-8
=(0.0068T+1.55)×10-8---------------------------------------------(3)
由上式可知pattern越粗大，pattern的阻抗相对的越小，换言之设计高功率电路时除了必需确保pattern之间的间隙(gap)与必要的pattern之外，还可以利用蚀刻方式将多余的pattern铜箔去除，如此一来便可有效降低pattern的阻抗，进而提高高功率电路的效率。
注意pattern的温升特性
表1是pattern的温度分别上升100C、200C、400C 时pattern的幅宽与容许电流与的依存特性。一般认为设计高功率电路时，温升不可大于200C，也就是说0.1mm的pattern幅宽容许0.7A的电流，1.0mm的pattern幅宽容许3A的电流也因而成为常用的设计参考值。上述式(1)pattern幅宽为1.0mm，实际上电流值祇有1A，因此并未超过常用的安全值。

表1 pattern的温度与pattern幅宽、容许电流的特性
确保pattern之间的间隙
虽然pattern之间的间隙(gap)取决于施加于电路的电压，不过某些情况标准安全规范并非不完全适用，所谓的安全规范规定的pattern之间的间隙与耐电压，基本上是针对商用电源、绝缘与防止触电而设的，如果pattern之间的间隙太狭窄，耐电压测试时极易产生corona放电，造成绝缘受到破坏。有关耐电压测试所施加的电压则必需依循适用的安全规范。表2是各种安全规范规划的pattern间隙与耐电压特性。

(b)其它规范
pattern之间的间隙(mm)
耐电压
电气用品安全法(日本)
2.5
51~150
3
151~300
5
301~440
UL(美国)
1.59
51~125
2.38
126~250
12.7
251~440
欧洲规范(德国)
2
51~130
3
131~250
4
251~440
表2 各种安全规范规范的pattern间隙与耐电压特性
相同pattern，随着部位差异，电位不尽相同
深入检讨电流造成的电位差异
大电流流动部位会因pattern的直流阻抗发生电位差，此外类似方形波等站立极为快速的电流流动部位，会因电感(inductance)产生电位差，因此控制电路的common电位时，必需避免变化激烈的电流流入处理微小信号的电路pattern内。由图2(a)的电路图可知大电流会流入IC ground的pattern内，如果进行如图2(b)1点连接设计变更，大电流就不会流入IC ground的pattern内。

图2 考虑大电流的电路设计方法
仔细检讨电流的流动特性
return电流的流动方式
虽然理论上阻抗(impedance)越小电流越容易流动，不过该法则却不完全适用于高功率电路。如图3(a)所示的pattern，虽然return电流会流入某部位的gro und pattern内，不过电流的流动方向却因电流频率改变，例如3(b)是直流电的电流的流动方向；图3(c)是电流频率变高时的流动方向，也就是说return pattern很细、频率很高时，如果将pattern layout成图3(d)所示结构时，阻抗(impedance)就会变得非常小，由此可知任意铺设直线性pattern，会使阻抗变大。

图3 return电流的流动方式
均等分流
由于电子设备基于小型化与轻量化等市场要求，因此类似图4(a)的电路采用复数个低容量电解电容并列连接设计，相较之下如果是使用图4(b)的pattern设计时，由于通过C1 的?路径比通过C2路径的?短，所以C1的电流会比C2的电流大，而且C1的电流电流更容易流动。基于C1的电流可能会超越容许ripple电流等考虑，因此采用复数个低容量电解电容并列连接，设计上必需尽量使流通各电容switching电流的pattern长度等长。图4(c)是具体设计实例，由图可知电流通过C1 的?路径与通过C2路径的?路径长度几乎相同，所以电流能均匀流通。

图4 电解电容并列连接的设计
噪讯随着pattern的设计改变
噪讯的发生机制
当频率很高时会因pattern之间的浮游容量，导致电流流入其它pattern以及筐体与pattern之间，该电流就是造成传导噪讯与误动作的主要原因。虽然基本上噪讯的发生与pattern的设计并无直接关连，不过筐体与组件之间也会产生噪讯。
需格外注意高阻抗pattern
类似OP增幅器的加算点(summing point)等阻抗极高的pattern，极易受到即使祇有pA等级的漏电流影响，因此设计上必需设法避免OP增幅器输入端子的patt ern与其它pattern交叉。此外OP增幅器的输入端子收容各种远离输入阻抗与复归阻抗等组件的pattern，因此自然的输入端子的pattern长度会变长，有鉴于此设计上必需尽量将组件设于OP增幅器的输入端子附近，藉此降低pattern的长度。
pattern设计不当是误动作的主要原因
许多误动作是因为同一pattern的电位差所造成，尤其是电路图上看似同一电位，然而实际电路的电位却有差异，主要原因是pattern潜藏许多肉眼无法辨识的配线阻抗(impedance)等电路定数，使得电路无法依照预期设计动作，因此设计上必需作1点连接，藉此避免大电流流入控制电位的common，同时减少流通大电流pattern围绕面积，也就是说设计pattern时详细检讨pattern的阻抗(impedance)，是降低电路误动作的最有效对策。
Power电路远离控制电路
Power电路处理的电力远大于控制电路，对控制电路而言Power电路变成是噪讯发生源，为了降低噪讯对控制电路的影响，所以Power电路必需在物理距离上尽量远离控制电路。
不可在组件面设置pattern的场合
组件的封装至pattern的距离是潜伏性问题
例如电解电容的外殻虽然是用绝缘film封装，不过大部份的场合却无法保证该film的绝缘性，因此若在组件面作pattern配线，当pattern与电解电容的端子以及外殻连接时，变成祇有film部位是绝缘，而该部位又必需通过UL规定的耐电压测试，电压很低时尚不致构成问题，不过当使用电压很高时，电解电容的绝缘film就会有耐电压不足的困扰。
组件面除外可设置pattern的case
为克服上述困扰必需避免在电解电容的下方作组件面pattern配线。所谓的高使用电压也可视为非安全电压，因此一般认为UL安全规范经常会超越42.4V尖头值或是60V直流电。
分散设置发热组件
大部分的高功率电路组件都会产生大量热能，因此必需借助pattern与散热器散热。如果将发热组件集中在相同部位很容易造成温升问题，所以理论上希望尽量分散设置发热组件，然而事实上高功率电路基于低pattern阻抗要求，因此经常将组件集中设置，如此一来形成理论与实际相互矛盾的特殊现象，根本解决方法是综合电路设计条件与散热条件，依此进行trade off，再决定pattern的layout细节。
设计实例
接着以Flyback type电源供应器(S.P.S: Switching Power Supply)为例，具体说明高功率电路pattern的layout技巧。Flyback type的电源供应器switching FET ON时，会将能量(energy)储存于变压器内(transformer)，FET OFF时则将能量释放至OUTPUT端。表3与图5分别是Flyback type电源供应器的概要规格与电路图。
ITEN
SPEC
输入电压
AC95V~130V,50Hz/60Hz
Switching频率
40KHz
输出电压
+5V±5%,最大4A
输出电流
±12V±3%,最大0.3A
Flyback type电源供应器的概要规格

图5 Flyback type电源供应器的电路图
电源输入端(以下通称为1次端)与输出端(以下通称为2次端) 利用高频变压器(transf ormer) 绝缘，所以1次端与2次端的组件以 作区隔分离。本电路的输出电压不作复归，为获得IC的电源因此使补助卷线电压复归，所以整体而言能够轻易作1次端与2次端的隔离。此外如果基板的端缘很靠近筐体时，1次端的pattern与组件必需从基板端缘配置。图6是合成pattern图，图7与图8分别是组件面的pattern图与焊接面的pattern图。由于本设计例主要目的是以说明为主，所以并不代表电路动作与性能完美无瑕疵。

图6 switching电源供应器电路板的合成pattern

图7 switching电源供应器电路板的组件面pattern

图8 switching电源供应器电路板的焊接面pattern
有关Power电路单元
1次端pattern的设计要领
由于从C7＋端子到T1 脚架1(pin 1)、从T1的脚架3(pin 3)到Q1 脚架1(pin 1)，从Q1脚架(pin 3)通过R10，与另一C7 端子连接的pattern流有大电流，因此pattern必需设计成粗短状，同时尽量减少围绕面积，其结果如图9所示。

图9 Power电路板的1次端pattern
2次端pattern的设计要领
2次端pattern的设计与上述1次端一样，pattern必需设计成粗短状，同时尽量减少围绕面积，其结果如图10所示。

图10 Power电路板的2次端pattern
也就是说下列pattern必需与1次端一样，pattern必需设计成粗短:
T1的脚架13(pin 13)以及从脚架14(pin 14)通过D10，再与C8以及C9的＋端子连接的pattern。 从C8以及C9的－端子与T1的脚架11(pin 11)、脚架12(pin 12)连接的pattern。
电容并列连接时，需作等长配线设计
C8以及C9的连接如图4(b)所示，从T1观之＋端子与－端子的合计pattern作等长连接，图10是C8以及C9部分pattern，外观上看似单纯的better pattern，不过如果仔细观察时事实上pattern却如图4(b)所示。
相关电路尽量集中设置
由D8，R8，C12构成的电路，以及D9，R11，C5构成的电路统称为snubber电路，因此将T1的脚架1(pin 1)、脚架3(pin 3)以及Q1 的drain设于source附近。实际上电流侦测阻抗会流入Q1的source，因此将D9，R11与R10连接。
设法降低pattern的阻抗
由于＋12V端 C13，C14的pattern电流很低，因此不需加宽pattern，不过pattern围绕的面积很小，基于降低pattern的电感(inductance)等考虑，所以将common的pattern加宽成如图10(b)的结构。
有关控制电路单元
将ground当作better pattern
如图11(b)所示控制电路单元的ground被当作better pattern与R10作1点连接。

图11 控制电路单元的pattern
控制IC周边的pattern
图12是UC3844A的方块图，由图可知C3是可以去除过电流检测电压噪讯的电容器，因此C3尽量设于U1脚架3附近。U1 的脚架2是电压复归输入端子，也是OP增幅器的加算点，所以从U1的脚架2延伸的pattern必需取最短距离。此外OP增幅器的加算点不可与其它pattern交叉。本电路的焊接面设有加算点pattern，同时刻意避免其它pattern通过组件面，具体方式如图11(a)所示，从U1的脚架8至R2的pattern绕过R4铺设。FET 的gate电阻R5则设于FET(Q1)附近，D2，D3可以保护 驱动输出电路不受电洞(surge)破坏的二极管因此设于U1 附近。

图12 UC3844A的方块图
结语
虽然类似Protel DXP等PCB-CAD设计软件祇需设定规则(rule)，便可自动完成电路板的配线layout作业，不过事前的规划检讨与layout后的检查、修正作业，仍需仰赖长年累积的实务经验与基础素养，因此本文辅以实际设计实例，具体介绍有关高功率印刷电路板的设计技巧。