署名是填谁的名字:转一些以前在网上收集的ORCAD使用技巧 LCD HOME论坛 - LCD论坛 - DVD...

转一些以前在网上收集的ORCAD使用技巧1、实际使用中，同一个schematic folder下的page用port是可以实现互连的，对于总线信号的标注,要加注off-page，而且都是有方向的，但方向性不会影响网表的生成，在做DRC时会有警告。
IC的datasheet一般是从生产商的网站上down的，中文网站中http://www.lcdhome.net/的资料库较全，可以试试看，引脚的方向是指的type吗，若不做仿真就不用管它。
2、FANOUT布线：延伸焊盘式布线。
为了保证SMD器件的贴装质量，一般遵循在SMD焊盘上不打孔的原则，因此用fanout布线，从SMD器件的焊盘向外延伸一小段布线，再放置VIA，起到在焊盘上打孔的作用。在LAYOUT PLUS 中，用AUTO/Fanout/Board，实现fanout布线。先要设置好FANOUT的参数。在自动布线前要对PCB上各SMD器件先FANOUT布线。
3、现在顶层图上有四个模块，选中任一模块后，按右键选Descend Hierarchy后可进入子图，现在子图已画好，如何在顶层中自动生成PORT？ 而不用自己一个一个往上加PORT？（子图中已给一些管脚放置了PORT）
阶层式电路图的模块PIN脚要自己放置。选中模块后用place pin快捷菜单。自动应该不可能。
4、只是想把板框不带任何一层,单独输出gerber文件.该咋整?
发现在layout 自带的模板中，有一些关于板框和尺寸的定义，都是在notes层。所以你也可以在设定板框时，尝试单独将obstacle type 设定为board outline,将obstacle layer设定为 notes，当然要在layers对话框里添加上notes层，再单独输出notes层gerber文件
5、层次原理图，选中，右键，Descend Hierarchy， 出现错误：Unable to descend part.？
建议重新设置层级、重新设置属性后就可以了
6、层次原理图 是什么概念呢？
阶层电路就是将经常要用到的原理图（如半加器）作为一个模块，不禁可以是设计版图简洁，而且便于其他设计引用
7、有关ORCAD产生DEVICE的问题
用ORCAD出DEVICE文件时，它只默认原理图上所显示的元件的PIN连接来出，悬空的PIN在DEVICE里的PINCOUNT没有统计进去，而且确定不了元件PIN 的数量（由于悬空没有显示）这样的话，做封装的时候很容易做错，如果没有DATA SHEET的话。
怎么样才能避免这个问题呢？在ORCAD里面如何显示元件的全部PIN呢？
原理图的脚和封装的脚有关系吗？做封装当然不能看原理图做了。找DATASHEET建封装库吧
8、在ORCAD V9.23中如何更改PIN的“NAME”、“NUMBER”字体的大小和PIN的长短，以及GRID的间距？
pin的长短：选择元件点击鼠标右键，edit part,选择管脚鼠标右键/edit properties/shape.   name、number 字体大小是固定的，无法修改。   9、请问如何在orcad中填加新的元气件
方法一: 在原理图中加好元器件后,ECO到LAYOUT图.
方法二: 直接在LAYOUTL图里面用TOOL--->COMPONENT--->NEW功能增加元件.
10、ERROR: [DRC00031]
Package has same name but different source library
这是因为是什么原因?
可能是有两个元件使用相同的元件序号。（我怎么看是：相同的封装来自不同的源连接库？？）
11、为什么会出现删除管脚连带元气件一起被删除呢?
可能是你选中了元件，注意观察元件周围有没有出现虚线框
12 、
capture中copy元件处理的问题
我的图是从其他*.DSN图上copy过来的
别人的图只有*.DSN 和 *.opj文件
copy过来以后的图发现上面的part的属性里source library和source package都不能改
我看了capture的资料，里面说
Caution： An attached schematic folder or other file external to the project or
library is not lcdhomed with the project or library. If you copy or move
the project or library to a new location, you must also move or copy
the attached object to keep them together. In addition, you may
need to edit the path to the attached schematic folder or file if you
move the project to a new location with a different directory
structure.大意是说copy的时候还有其他的附件也该一起copy，然后修改路径
我想请问，像我现在这种情况，该怎么办呢，从新输入元件一个一个的修改
还是有其他的好办法。ps。copy的原文件无法获得更多的资料了。
没必要改的 ，原理图到PCB LAYOUT传递的网表信息只是PART REFERENCE 和PCB FOOTPRINT而已，你只要改FOOTPRINT NAME就行了，至于SOURCE LIB和SOURCE PACKAGE能不能改，无所谓
（注：只有你的元件的PCB FOOTPRINT项是空的，才会用到SOURCE PACKAGE）
13、有什么快捷的办法让所有元件的封装以及值输出来
原理图是orcad/capture，加powerpcb
利用BOM表输出在COMBINED PROPERTY STRING项中加上{PCB FOOTPRINT}
14、请问高手　我在画电路图时　因为这个电路图是别人给我的　我要进行修改，可是元件库里有些元件是没有的　我要如何操作才能更快的得到想要的元件呢　我不想复制；是因为这个元件建立的不对。如果说这个电路图中有的元件少PIN　怎么样才能加上去呢　急呀　谢谢先了！
选择元件，然后点击右键选edit part修改就可以了
15、请问大虾们，orcad如何导入powerpcb?  
tools/create netlist/other/padspcb.dll,输出文件名后缀改为.asc即可。
16、
capture DRC时出现：Off-Grid Objects
在session log中出现Off-Grid Objects，我看了help文件，但还是不明白什么叫Off-Grid Objects。Reporting Off-Grid Objects
R78 - 08-POWER/LED/JTAG/CLOCK/OM (177.80, 222.50)
C128 - 08-POWER/LED/JTAG/CLOCK/OM (93.98, 49.53)
C129 - 08-POWER/LED/JTAG/CLOCK/OM (106.68, 49.53)
R81 - 08-POWER/LED/JTAG/CLOCK/OM (35.31, 271.78)
F1 - 08-POWER/LED/JTAG/CLOCK/OM (59.18, 38.10)
R75 - 08-POWER/LED/JTAG/CLOCK/OM (152.40, 208.53)
C121 - 07-LCD (137.16, 133.48)
把snap to grid关掉后，元件就不是按照网格来放置的。所以统计是会出现这样的提示
请问有办法把not off-grid 的器件修正吗？
解决方法是在erc的时候把这个选项关了
17、CAM输出的文件,为什么电源和地的那层好象看不到什么内容,是不是所有的PCB的CAM输出都是这样的？
看的到的，应该 是十字化焊盘
18、有没有好位大位知道怎么将PADS文件转换成ORCAD文件呀？有的话，请赐教！~！谢谢
将PADS文件输出为ASC格式，在ORCAD中应该就可以导入了。
19、在用CAPTURE时先画了个元件放到图上去了，后来发先画的有点问题，就回到那个元件库修改了一下，在回到原理图上，怎么也不能将新改的元件放上去它还是用的原先的那个了，我想应该可一更新的吧！那位帮忙看一下呢？
在画的原理图上点中该无件,然后右键弹出菜单,有个edit part功能,进去后你就修改它好了,修改完后就update current就行了.一定改得过来的. 
 
 20、如何用ORCAD编写CPLD?我想用ORCAD写CPLD，同时进行仿真。但不知如何用？
有很多专业工具可以做这个工作，为何要用Orcad呢
可以推荐很多：如Maxplus,foundation,synplicity,synosys,xilinx ISE
具体选哪个要看你用哪个公司的cpld了
21、我用Orcad画完原理图，想用Powpcb画PCB
现在问题是Orcad中元件的封装的库如何加入，让Powpcb知道是采用什么封装的呢
这些PCB封装是在Orcad里画还是在Powpcb里画呢？特别是自己命名的一个新封装
封装在POWERPCB里画。在ORCAD的CAPTURE里设定每个元件的FOOTPRINT与POWERPCB里的封装名相同即可
22、我准备用ORCAD作原理图，然后作成allegro的网络表，可是我添加元件库的时候却发现可以添加*.olb和*.lib的库，请问两种库分别用在什么场合？
在allegro中何处可以看到元件封装库？
*olb是图形符号库文件即是原理图库，*.lib是仿真模型描述库文件利用Spice语言对Capture中的图形符号进行功能定义与描述。*.llb是PCB封装库文件。
用olb 那个.lib是DOS版本的Capture的元件库文件
23、在修改元件序号，逻辑门与管脚时，要按规则编辑一个叙述如何修改的文字文件（*SWP）。 请问编辑的文字文件件是不是有一定的要求？因为CHANGEREF这项必须要大写才可以改，而GATESWAP和PINSWAP有几次改不过来，在原理图上总报错，为什么？ 图片：[下载此图片]
 
 
 
#3楼说: 24、請問怎么可以把orcad原理圖上的元件存到指定的元件庫里
选中元件点EDIT PARTS，在编辑窗口选另存为。
25、EMC需要在设计初期就要考虑，现转贴一个，与大家分享ＥＭＣ实践知识
１电磁兼容设计中的实践知识
●什么是电磁兼容性问题？
　　电磁兼容问题可以分为两类，一类是电子电路、设备、系统在工作时由于相互干扰或受到外界的干扰，使其达不到预期技术指标。如装于机柜内的由微处理器构成的控制电路受到装在同一个机柜内的马达的干扰的问题。另一类电磁兼容问题，设备虽然没有直接受到干扰的影响，仍达不到规定的功能性指标，但不能通过国家的电磁兼容标准，如计算机设备产生超过电磁发射标准规定的极限值，或在电磁敏感度、静电敏感度等方面达不到要求。
●电子产品要满足那些电磁兼容标准？
　　军用产品要满足ＧＪＢ１５１Ａ－９７、ＧＪＢ１５２Ａ－９７ 标准，民用设备要满足ＧＢ９２５４、ＧＢ６８３３等标准或行业内规定的有关标准。军用标准比民用标准严格得多。无论那一种标准，其测试都是十分复杂的，并对测试环境和设备有严格的要求，因此测试要到指定的实验室进行。
●使设备达到电磁兼容状态的技术有哪些？
　　为了使设备或系统达到电磁兼容状态，通常应用印制电路板设计、屏蔽机箱、电源线滤波、信号线滤波、接地、电缆设计等技术。
●做电磁兼容设计时有那些文献资源可以利用？
　　国外在电磁兼容设计方面有许多手册可以参考，国内除了一些国外设计规范的中文译本外，还有“电磁兼容工程设计手册”。如果要系统地学习电磁兼容知识，可以参考“电磁兼容原理”。另外北京瑞特电子技术公司编辑的《电磁兼容与电磁干扰抑制技术》刊物，提供了实用而新颖的内容。 ２电磁屏蔽技术与材料２.１电磁屏蔽的效果如何评价？
　　屏蔽体的有效性用屏蔽效能（ＳＥ）来表示，屏蔽效能的定义为：
　　　　ＳＥ＝２０lg(E1/E2) dB
式中，Ｅ１是没有屏蔽体时测得的场强，Ｅ２是有屏蔽体时测得的场强。屏蔽效能与场强衰减的关系如表２－１：表２－１屏蔽效能与场强衰减的关系
屏蔽前场强 屏蔽后的场强 衰减量 屏蔽效能(dB)
1 0.1 0.9 20
1 0.01 0.99 40
1 0.001 0.999 60
1 0.0001 0.9999 80
1 0.00001 0.99999 100
1 0.000001 0.999999 120  　　屏蔽效能越高，每增加２０ｄＢ的难度越大。民用设备的机箱一般仅需要４０ｄＢ左右的屏蔽效能，而军用设备的机箱一般需要６０ｄＢ以上的屏蔽效能。
●什么材料可以作为屏蔽材料？
　　具有较高导电、导磁特性的材料可以作为屏蔽材料。常用的屏蔽材料有钢板、铝板、铝箔铜板、铜箔等。随着对民用产品电磁兼容性要求的严格化，越来越多的厂家采取在塑料机箱上镀镍或铜的方法来实现屏蔽。
●电磁屏蔽与静电屏蔽有什么不同？
　　电磁屏蔽指的是对电磁波的屏蔽，而静电屏蔽指的是对静电场的屏蔽。静电屏蔽要求屏蔽体必须接地。影响屏蔽体电磁屏蔽效能的不是屏蔽体接地与否，而是屏蔽体导电连续性。破坏屏蔽体的导电连续性的因素有屏蔽体上不同部分的接缝、开口等。电磁屏蔽对屏蔽体的导电性要求要比静电屏蔽高得多。
●材料的屏蔽效能只与屏蔽材料有关吗？
　　不是，对于实际的屏蔽机箱，屏蔽效能在更大程序上依赖于机箱的结构，即导电连续性。机箱上的接缝、开口等都是电磁波的泄漏源。穿过机箱的电缆也是造成机箱屏蔽效能下降的主要原因。解决机箱缝隙电磁泄漏的方法是在缝隙处使用电磁密封衬垫。电磁密封衬垫是一种导电的弹性材料，它能够保持缝隙处的导电连续性。
　　机箱上开口的电磁泄漏与开口的尺寸、辐射源的特性和辐射源到开口的距离有关。通过适当的设计开口尺寸和辐射源到开口的距离能够满足屏蔽的要求。必要时可以使用截止波导管来达到即有开口又能阻挡电磁波的目的。
　　屏蔽机箱上绝不允许有导线直接穿过。当导线必须穿过机箱时，一定要使用适当的滤波器，或对导线进行适当的屏蔽。
●为什么实际屏蔽体的屏蔽效能往往远低于屏蔽材料的屏蔽效能？
　　这是因为大部分设计人员在设计屏蔽箱时是按照静电屏蔽原理进行的，只重视了机箱的接地，而忽视了机箱的导电连续性和穿过机箱导线的处理。
●电磁密封衬垫有许多种类，它们各有什么特点？
　　电磁密封衬垫有一个共同的特点：弹性和导电性。任何具备这个特性的材料都可以作为电磁密封衬垫使用。根据这个要求，现在有各种各样的电磁密封衬垫主要的几种如下：
　　a.导电橡胶：在橡胶中掺入导电颗粒，使这种复合材料既具有橡胶的弹性，又具有金属的导电性。但由于要具有良好的屏蔽性能，需要在橡胶中掺入重量达７５％以上的导电颗粒，这已经破坏了橡胶的结构，实际的导电橡胶已经没有了纯橡胶的弹性好、拉伸强度高等特性。
　　b.双重导电橡胶：与传统的导电橡胶的区别在于，它不是在橡胶所有部分掺入导电颗粒，而仅在橡胶的外层掺入导电颗粒，这样获得的好处是既最大限度地保持了橡胶的弹性，又保证了导电性，是一种新型的屏蔽材料。这种材料的另一个优点是价格低。
　　c.金属编织网套：用金属丝编织成的空心网套。这种材料具有弹性和导电性。
　　d.橡胶芯编织网套：以橡胶为芯的金属编织网套。这种材料由于以弹性很好的橡胶为芯，因此弹性很好并且很耐压。另外由于金属网套具有很好的导电性，因此这种复合材料具有很好的弹性和导电性。
　　e.螺旋管衬垫：用不锈钢或铍铜卷成的螺旋管，具有很好的弹性，同时由于不锈钢和铍铜都是较好的导体，因此满足弹性和导电性的要求。特别是用镀锡铍铜卷成的螺旋管具有很高的导电性，是目前屏蔽效能最高的屏蔽材料。
　　f.指形簧片：用铍铜作成的弹性簧片材料。
　　g.定向金属导电橡胶：在橡胶中填充方向一致的金属丝，利用橡胶的弹性和金属丝的导电性。
●各种电磁密封衬垫各有什么特点？
　　比较电磁密封衬垫的性能通常从屏蔽效能、弹性、压缩永久形变、有无环境密封性、价格等几个方面比较。常用衬垫的比较如表
在设计印制电路板时，设计的目的是控制下述指标：
　　a.来自ＰＣＢ电路的辐射；
　　b.ＰＣＢ电路与设备中的其它电路间的耦合；
　　c.ＰＣＢ电路对外部干扰的灵敏度；
　　d.ＰＣＢ上各种电路间的耦合。
　　这主要通过关注ＰＣＢ的布图和设计，将阻抗的不连续性减至最小和使用低幅值信号（如有必要）来实现。
　　如果使用的时钟速率高于１０ＭＨｚ，大多使用具有掩埋接地层的多层板设计。如果其价格过高，则可使用保护带（Guardbanding）结构，亦即信号印制线的每侧均接地。
　　各种元件要安排得使干扰和敏感电路相隔开；时钟印制线、总线和芯片要与Ｉ／Ｏ线和连接器隔开；时钟运行速率应最低，并垂直于信号印制线布放；如果时钟电路不在板上，那其应靠近连接器布放。另外，时钟电路应位于板的中心，以有助于板上分布的印制线最短。输入／输出芯片应在相应的连接器附近。利用靠近驱动器的电阻、电感和铁氧体珠对输出电路进行衰减。各种类型电路及其接地应被分开。
　　对于高频设计，布图要象对待信号传输环境一样，需要使用阻抗不连续性最小。
　　在整个ＰＣＢ设计过程中，应经常利用有益的去耦实践，要充分使用旁路技术。一般来说，这将利用０．１到１．０μＦ的陶瓷电容。旁路电容要布放在接近ＩＣ之处。
　　将电源总线布得尽可能靠近接地，这样不但使电源总线环路的面积最小，而且能减少辐射。电源线要在ＰＣＢ接口处进行滤波。  26、求教protel的图怎么能转换成orcad能打开的
要先把PROTEL导出为ASCII文件，再用capture的file------import design才行，我用过，可以的
27、图中的红色框框的字怎样才能对齐,我移动文字时总是对不齐.
此主题相关图片如下： 把snap to grid点掉！就可以自由移动了
28、在用ORCAD画原理图时，有些元件的库在已有的原理图中有了
我想将它们直接导导库中，但不知道如何操作？
我通过拷贝好像也不行？？有没有比较简单的方法解决这个问题呢？？
方法一：先建立自己的库。在库中新建一个part，出现一个新窗口。然后
在原理图中选你要建库的元件，点右键，选edit part，进入元件库编辑窗口，此时点file菜单会看见save as不可用，没关系，全选窗口中的内容复制，粘贴到自己新建的库的元件编辑窗口，保存，就成了你自己可以随时可调用的元件了。
[太麻烦不建议使用]
方法二：您可以打開這個電路圖在Menu bar 裏的File-->New--> Library ( 此時會在Project manager 的Library 資料夾出一個新增的Library ) 此時再將Design Cache 下所列的零件選取( 可按鍵盤上的Shift 及滑鼠選頭及尾即可全選) 並按下Copy 的小圖示( 在工具列的下方可找到) 再將滑鼠到到剛剛新增的Library 上( 會出藍底白字表已選取)最後再按下Paste 的小圖示即可存成另一個零件庫若要改名則可此Library 並按右鍵會彈出一個小視窗選擇Save as 即可 图片：[下载此图片]
 
 29、一个管脚比较多的器件在绘制原理图时如果只将它们放在一个图中会太大了，我想用两个或三个part来画，该如何设置呢，如何将它们在生成PCB时映射到同一个封装上去
三个部分的footprint都指定一个封装就行了；这个问题，请阅读Capture CIS的帮助－》Learn Capture Lesson Menu－》marking Parts
30、本人的一個part分成6部分U1A~U1F,在對各部分作編輯時,右擊-->edit part,出現都是U1A的部分,而我要編輯其他部分該咂辦?請問這個問題如何解決?
解決了,ctrl+N31、Capture绘制完原理图后，用什么方法可以快速地填写器件封装信息？
方法一：
单页方式:点击电路图纸,CtrlA全选,菜单Edit-Properties,下面点选Parts,就可以对所以Part定义封装了;
方法二:
点击项目管理窗口,菜单Edit-Broser-Parts,在列出的Part中选择需要设定的Part,(注意可以用Shift和Ctrl进行复选),点击菜单Edit-Properties,在出现窗体中就可以快速填写封装信息了.
32、如何删掉cache里的part? Thanks!
只能删除多余的part，点击项目管理窗口中的Design Cache，然后点选菜单Design－Clearup Cache就可以了。
如果你修改了库元件，就存在cache和lib不一致的情况，update一下就好了33、我的电路图有12张，在第3张和第10张都有+12V的电源，我检查DRC的时候为什么会有警告呢？请问不同页的同一电源怎么样才能连在一起？？
place power symbol把名字改一样就可以了阿! 34、我现有几张原理图但它们少一张总图关联，不知如何从子图生成层次试电路图，让它们网络相关连！谢谢！
如果要新建总图的话，还不如直接在原先的dsn文件里新建一张原理的方框图，使其变为make root，不就行了吗？上面那位土豆泥老兄的意思是问capture中有没有类似的命令（如像protel那样直接利用create symbol from sheet命令）生成方框图的快捷方法。
35、我现在手头上有ORCAD的原理图，现在想从该原理图中得到元件库(lib)。请问各位大侠在ORCAD中是否有该功能？谢谢！
解答：
file－new一个library，然后把Design catch里面的零件复制到library中就可以了。
36、请教各位高手在ORCAD如何把元气器的值生成网络表导入POWERPCB？
用PCBNavigator軟體就可以了,或者用orcad的一個導出pads2000的功能.  
 37、我用Orcad画好了一份手机原理图，网表也给了PowerPcb并制成了PCB板，调试通过并已量产。意思就是说在原理图的电气特性都是正确了！现在遇到出BOM的问题，正常的BOM（lcdhome\tQuantity\tReference\tPart\tDescription\tPCB Footprint\tVendor)
没问题，现在需要加上几个属性（如Manufacturer，Order Number，Part No.），如果在每个元器件上EDIT，加上以上几个属性自然没问题，但是一个一个的加，几百个Part，加死了！！听说有个方法导入什么文件，可以让所有的Part都加上以上几个属性，然后我在填上具体的值，一出Bom就搞定了。不知那位大侠可以切磋，指点一下！！
解决方法一: 使用CIS,不过你们公司暂时没有也没法.
解决方法二:不用把设定带入原理图的话就在EXCEL中Key就可以了,很多公司只样做.
解决方法三:使用Update propetry,有些复杂,自己有空研究好了!
38、我想将已有的原理图中的元件加到自己的库中
我选择某个元件后右键选择edit part
然后将其保存到我自己的库中但是保存后发现库中和原来原理图中的管脚正好颠倒了
原来在左边的管脚跑到右边去了
而右边的管脚则到左边了
各个管脚的编号都没错
不知道是什么原因，是哪儿没设对吗？
解答：你可以按V，将其上下颠倒一下！
39、我做好了一部分图纸,发现图幅小了,要将图幅变大,在Options>Design Template改了图幅的设置,可在SCH中图纸大小没变?
你是在没有打开schematic的界面下设的吧？！你先打开一张图，选options -->schematic page propeties,在这里改应该可以！
40、2.ERROR: [DRC0016] User properties exist on an object that is not a part instance PCI_TRDYz
SCHEMATIC1, PAGE_U_21 (12.60, 7.20)
这根信号PCI_TRDYz有问题,在SCHEMATIC1, PAGE_U_21 (12.60, 7.20)上,你可以找找看.
其实库文件放在哪个盘下是不会产生任何影响的.
41、将原理图中的一页，分散放到其他页后，在导出.asc的网表时，出现了很多如下的warning。
不得其解。WARNING: Name contains illegal characters                                                                                                                                                               +5V                                                                                                                                                               , changed to PLUS5V
WARNING: Name contains illegal characters                                                                                                                                                               D+5V                                                                                                                                                               , changed to DPLUS5V
WARNING: Name contains illegal characters                                                                                                                                                               Version Document                                                                                                                                                               , changed to Version_Document
ERROR [NET0011] Netlist failed or may be unusable.
1,+5v连接有误,要么你的+5V没加电源标示,或是没有OFFPAGE,看情况而定.
2,错误同上.
3,版本号没改.
4,网表不能产生.
将这些错误改改,就行了. 
  42、在ORCAD中，要用到一个管脚很多的器件，不想用大图，想将其分割为几个部分，试了许多次都不行，谁能指点一下？
一定要新建元件後,Parts per Pkg选擇要分割元件数,Package Type选Heterogeneous即可
43、我一直是用CONCEPT-HDL和ALLEGRO，SPECCTRAQUEST，现在有一块板子想
做原理仿真和PCB仿真，所以初步计划用CAPTURE CIS设计原理图，仿真后导入ALLEGRO，在做PCB仿真。
不知CAPTURE 和ALLEGRO的接口是不是方便使用，需要注意哪些问题？
还有CAPTUE中我的许多器件没有，我不知怎么建库？
那位大侠有好的帮助文章给一些，或者哪里有下载的电子文档？
还请告知。本人不胜感激
Capture与Allegro接口没有任何问题，因为它们现在本身是一家。要注意的是器件的管脚名除电源外不能同名，哪怕是NC管脚也必须定义为NC1、NC2、.。教程网上很多，搜索一下应该能找到。
44、我做了一个小板子，上面有四个公插件，四周有四个螺丝孔。现在要做一个大板子，把小板子放在上面，母插座正好对着公插座，螺丝孔要对齐，我想把小板子做为一个元件封装调入到大板子上，这样对齐比较容易。问怎么把这个小板子做成封装？请高手指点
解答一：你想做成封裝,應該不行吧,我個人認為應該是把你的小板子的零件做成list文件,在allegro中右邊中Find by name選它的function為symbol or(pin),在下面的小框框中keyin你的list文件,且在Find by name 對齊的function 應要選擇List,應該就OK. 還有就是你的大板子里也一定要轉Netin才行哦
解答二：我师傅做几个板子相叠加时，都是把上面的小板子的外框和接插件做成库元件（板框做成元件封装，接插件做成焊盘），然后调入到大板子上面，如果放上去正好和螺丝孔相对，就删掉，因为大小板子相连时是用排线相联的。这样在安装时会非常精确的。但是他现在走了。
45、我第一次将这个元件的有些地方画错﹐放入原理图后发现就删了﹐再去到library里改过来﹐完后我再选择改正后的元件就用不了﹐总是显示如下图 图片：[下载此图片]
  
 点“确定”就还是用到以前错误的那个﹐design cache里的组件能不能删掉呢﹖请各位大虾指点一下﹐谢谢﹗﹗
每当调用一个新元件，Capture就放一个副本到Library Cache，原理图上的元件都以这个副本做参考。库元件改变以后必须更新Cache，否则新的元件还是Cache中的旧元件。更新方法是在Design Manager中，展开Design Cache，选中需更新的元件后，选择菜单Design中的Update Cache，后者Replace Cache替换成新改变后的元件。
46、各位高手，ORCAD的网络表不是以mnl结尾的吗？怎么我在greate netlist / other 选项下找不到，里面有好多格式，究竟选用哪种？？救救我。我是用ORCAD布线的，ORCAD有生成很多种网络表的选项，其中以mnl结尾的为ORCAD Layout的网络表，里面有很多选项，能产生其他种的网络表，就是不能生产以mnl为后缀的网络表，请高手指教啊。
直接选Layout，顶上第六项就是，不是在other里面
47、
ORCAD，不知道为什么我的CAPTURE里不能生成网表？OPTIONS里没有CRATE　NETLIST这一项？？ 图片：[下载此图片]
   先转到project manager下，Tools菜单里。
48、大家做sch时，capture cis用处大么？另外BGA的封装怎样用字母序列标注管角号码？
CIS：Component Imformation System，至于好处一次说不完，主要是对一个企业的零件库管理功能，一个简单例子：就是你可以在place part的时候就可以看到该零件的所有信息（包含零件料号，值，元件描述，价格，公司库存，封装外形，元件datasheet……），对于工程师来说好处就是产生BOM一次搞定，而不要再去填什么零件料号，元件描述什么信息了，主要是减少了出错的机会。
字母标管脚不是直接输入字母给pin就可以了吗？
49、ORCAD的PART的VALUE有什么作用呢，我一同事说不同类型的器件的VALUE不能相同，因为如果相同生成DEVICE，会有问题，举个例子——————我有一33欧姆的电阻，一33欧姆的4脚排阻，则在原理图中，VALUE值不能都写成33，而可以写成R33，33才可以。这是什么原因呢，哪位大侠能不能解释一下呢，谢谢
如果不同类型器件value值一样，在列器件清单时会把不同类的元件放在一起，象你上面所说的情况，就会认为是2个33欧电阻，而不加以区分。
50、
在Capture中可以通过Properties某些属性的设置为将来的Aleegro PCB布板进行准备。
请问：这样的属性有哪些？尤其是与网络有关的，比如差分对，它的名称，线宽，线距是否可以在这些属性中的某一项事先设定，然后带到Allegro中。
解答：在edip property时，filter by选：Cadence-allegro就可以看到有哪些可以转了；至于差分对，线距什么的只能定义名字，具体需要在allegro指定值，像min_line_width可以直接定义多少。
51、在一张capture 中画了电路图,并将图中所有元器件做了一个.olb库文件.
在单独打开这个库,对元件进行编辑时一些正常.
但是如果在Capture中使用元件管理器时,选中一个元件,在右键菜单点击察看时,在元件管理器窗口确看不到这个元件的图形(参数倒是有),并提示:"Coud not read part information form WAG/CAP",表示无法读出CAP电容信息.
错在什么地方?请问如何设置CIS?
Part Manager是CIS的功能，你没有设置好CIS所以提示错误！2-〉看帮助文件，很详细52、请教各位大侠一个问题：ORCAD CAPTURE里画完图用DRC检查，出现两个GND的错误，一个我用VSS跟GND相连就解决了，还有一个怎么就都不行。还是报错：too fewer connector to GND!请问怎么解决？
因為你接的gnd或vcc是接的一個接點,接點太少.比如:一個電容一腳是vcc,另一腳是gnd的話,也會出現你目前的狀況,不知你是否是這樣?
53、在orcad中一个project的dsn里面的两张page的相同信号怎么接到一起啊？
放置一个分页符不就可以了么，OFF PAGE。OFF PAGE名称一致才可以
但是，现在我的两张page中连不到一起去的net不是单根线的net
而是bus连不到一起去好像page off连不到bus上吧不知兄有何高见？
注意两页的Off Pages画成总线形式,如DATA[1..31]
54、
错误代码如下： Spawning "D:\Cadence\PSD_15.1\tools\capture\pstswp.exe" -pst -d "d:\board\work\vermont.dsn" -n "D:\BOARD\WORK\Allgero" -c "D:\Cadence\PSD_15.1\tools\capture\allegro.cfg" -v 5 -j "PCB Footprint" Scanning netlist files Loading D:\BOARD\WORK\Allgero/pstchip.dat Loading D:\BOARD\WORK\Allgero/pstchip.dat Loading D:\BOARD\WORK\Allgero/pstxprt.dat Loading D:\BOARD\WORK\Allgero/pstxnet.dat Error: Line 914 in file D:\BOARD\WORK\Allgero/pstxnet.dat: Reference designators inconsistent in xprt and xnet files Detected in function: pstFindInstByOldPathName Error: Line 914 in file D:\BOARD\WORK\Allgero/pstxnet.dat: Error loading the net list file Detected in function: ddbLoadPstXFiles #1 Error [ALG0036] Unable to read logical netlist data.
Exiting "D:\Cadence\PSD_15.1\tools\capture\pstswp.exe" -pst -d "d:\board\work\vermont.dsn" -n "D:\BOARD\WORK\Allgero" -c "D:\Cadence\PSD_15.1\tools\capture\allegro.cfg" -v 5 -j "PCB Footprint"
*** Done ***
pstxnet.dat的第912－913行是：
NODE_NAME R372 2 ''''''''''''''''@VERMONT.TOP(SCH_1):PROTOCARD 0@VERMONT.AD(SCH_1):I164594160@DSPANDFPGA.RESISTOR.NORMAL(CHIPS)'''''''''''''''': ''''''''''''''''2'''''''''''''''':;
allegro可以导入列表，但是rats连地线都没有连接啊
请问怎么解决这个问题？
这个问题的解决方法是一个一个删除报错的器件，再拷贝一个相同的器件过来。不过每次Netlist只报一个错，有点郁闷
文章出处：LCDHOME论坛网WWW.LCDHOME.NET　原文地址：http://bbs.lcdhome.net/read-htm-tid-5562.html