文员职业规划:多功能数字钟电路设计与制作

※※※※※※※※※
※※
※※
※※
※※※※※※※※※
2009级学生电子技术
课程设计
电子技术课程设计报告书
课题名称
多功能数字钟电路的设计与制作
姓    名
李忠军
学    号
2009010537
院、系、部
物理与电子科学系
专    业
电子信息科学与技术
指导教师
王彩凤
2011年 11月20日
一、设计任务及要求：
设计任务：
设计一个六位LED数码管显示时、分、秒的数字钟。
要    求：
1. 以数字形式显示时、分、秒。
2. 小时计数采用12进制的计数方式，分、秒采用60进制的计数方式。
3. 具有快速校准时、分的功能。
4. 计时误差：<=10s/天
指导教师签名：
年  月  日
二、指导教师评语：
指导教师签名：
年  月   日
三、成绩
指导教师签名：
年  月   日
多功能数字钟电路的设计与制作
1 设计目的
（1）掌握数字钟的设计、组装和调试方法。
（2）掌握集成电路的使用方法。
2 设计思路
（1）设计脉冲发生电路。
（2）设计时钟逻辑电路。
（3）设计时、分校准电路。
3 设计过程
3.1总体框图
数字钟电路总体方框图如图1所示。
分计数器
时计数器
秒计数器
译码器
译码器
译码器
校时电路
秒信号发生器
数码管显示
数码管显示
数码管显示
图1系统总体框图
1.晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
2.分频器电路：分频器电路将32768HZ的高频方波信号经32768次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。
3.时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，根据设计要求，时个位和时十位计数器为24进制计数器。
4.译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
5.整点报时电路：在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。
3.2方案设计与论证
3.2.1脉冲产生电路
方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
图2  555与RC组成的多谐振荡器图
用555组成的脉冲产生电路: R1=15*103Ω，R2=68*103Ω，C=10μF ，则555所产生的脉冲的为:f=1.43/[(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。
方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。
图3 石英晶体振荡器图
石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。
综上分析，从电路的稳定性的角度考虑，选择方案二，以石英晶体振荡电路作为最稳定的信号
3.2.2时间计数器电路
方案一:74LS90
图4 74ls90管脚图                                图5 74ls192管脚图
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：
(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。
(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。
(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。
(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。
(5)清零、置9功能。
方案二:74LS192
TCD 错位输出端（低电平有效） TCU 进位输出端（低电平有效）
CPD 减计数时钟脉冲输入端（上升沿有效）CPU 加计数时钟脉冲输入端（上升沿有效）
MR 异步清除端  P0～P3 并行数据输入端   Q0～Q3并行数据输出端
PL 异步并行置入控制端（低电平有效）
74ls90相对稳定，有二、五、十三种进制可以选择，能直接实现秒分个位十进制和时时位的二进制，利用强制清零可以实现六进制，74ls192同样可以实现这些功能，却没有
74ls90稳定，但74ls90在实现时12翻1时比较困难，74ls192可以用置数这一功能来实现，所以实验采用74ls192
综上所述，计数部分电路选用方案二，用74ls192来实现数字钟分秒时之间的转换
3.2.3校时电路
方案一：通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图6所示为所设计的校时电路。
图 6 方案一校正电路图
方案二：在刚开电源时时分秒可能为任意数值，所以需要调整，置开关为手动调节档，分别对时分进行调节。原理是在S1接通时屏蔽了秒十位进位脉冲，此时分计数脉冲为输入的1Hz信号；S2接通时屏蔽了分十位进位脉冲，此时时计数脉冲为连续1Hz信号，所以可以实现快速调节，多了0.01uf的电容防抖动。
方案一简单但如果开关不是防抖动开关就会出现校时不是按照安一次开关就变一次来，方案二加了防抖电路和防抖电容，使校时系统更稳定。
综上所述，选择方案二为校时电路。
图7 方案二校正电路图
单元电路的设计
时间脉冲产生电路的设计
数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。这里可选多极２进制计数电路CD4060和CD4040来构成分频电路。CD4060和CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。
CD4060计数为１４级２进制计数器，可以将32768Ｈz的信号分频为２Ｈz，根据CD4060的内部结构及特性原理，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。
CD4060计数器的计数模数为4096（ ）。如将32768Hz信号分频为1Hz，则需外加一个8分频计数器，故一般较少使用CD4040来实现分频。
综上所述，可选择CD4060同时构成振荡电路和分频电路。在MR和RS之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器（后述）可实现15级2分频，即可得1Hz信号。
2 60进制计数器的设计
“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。如图4所示由74ls192构成的60进制计数器。
由于74ls192本来就是10进制计数，所以各位直接MR接低电平，UP接时钟脉冲就可以实现十进制，当个位“Q3Q2Q1Q0”为“1001”时 Q3为“1”通过非门为“0”，“Q3Q2Q1Q0”变为“0000”时Q3为“1”，通过非门为“1”，即产生一上升沿，实现个位进数。
当十位“Q3Q2Q1Q0”由0101变为0110时，Q1Q2通过一与门输出由0变为1，接MR清零，由于是异步清零，所以不会输出0110，即实现6进制，Q1Q2通过一与门输出由0变为1，产生一上升沿，实现进位。
图8 60进制计数器电路图
进制计数器的设计
当十位计数状态为Q3Q2Q1Q0为0000时，与非门被封锁恒为1，PL为1，个位为10进制计数，即时计数的1到9。
到9后进位同秒分个位进位。当十位计数状态为Q3Q2Q1Q0为0001时，若个位Q3Q2Q1Q0为0011，与非门输出0，PL为0，置数，设定D3D2D1D0为0001，则个位由2变1，与非门通过一非门接十位清零端，个位Q3Q2Q1Q0为0011，与非门输出0，经非门为1，MR为1，强制清零，由1变零，综合个位十位即实现了12变1，此设计就是以此来实现12进制。
个位Q3通过一个非门接十位脉冲端，当个位“Q3Q2Q1Q0”为“1001”时 Q3为“1”通过非门为“0”，“Q3Q2Q1Q0”变为“0000”时Q3为“1”，通过非门为“1”，即产生一上升沿，实现个位十进数。
图9 3 24进制计数器图
译码及驱动显示电路
译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。本次设计使用7SEG-BCD数码管，但由于7SEG-BCD数码管市场很难买到，所以使用74ls48和共阴数码管代替。74LS48芯片可以直接对8421BCD码进行译码，而且74LS48芯片具有脉冲消隐输入、消隐输入、灯测试输入端可以对电路进行简单测试，方便测试电路和检查错误。把它对应的管脚与数码管管连接起来。就组成了显示电路。见图所示。
图10译码及驱动显示电路图
校时电路的设计
数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。
对校时电路的要求是 :
1．在小时校正时不影响分和秒的正常计数 。
2．在分校正时不影响秒和小时的正常计数 。
如图11所示，当开关打向上时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向下时，情况正好与上述相反，这时校时电路处于校时状态，进位脉冲被屏蔽，进位信号始终为0，按一下按钮开关既有一个高电平输入，此时进位信号变为1，0变1，由一上升脉冲，分（时）个位可进一位，由此来实现校时。与非门可选74LS00，非门则可用与非门2个输入端并接来代替节省芯片。因此实际使用时，须对开关的状态进行消除抖动处理，图11为加2个0.01uF的电容。
图11 校时电路图
4.6 总体电路框图
图12 电路总图
仿真、组装、调试及结果分析
5.1
图13晶振产生脉冲图
时钟结果仿真
图14时钟结果仿真图
6主要仪器与设备
集成芯片        74LS192—6片，74LS48—6片， 74LS00—6片，74LS12—6片，74LS04—6片
滑动变电阻器    70kΩ—2只，10KΩ—2只， 500Ω—50只，
电  容          0.1uF—1只，10 uF—2只，0.01uF—1只。
二极管          4004—2只。
晶振             1只。
共阴极LED显示   6只。
自锁按键         6只。
按键             3只。
7设计体会与建议
7.1设计体会
通过对软件Multisim的学习和使用，进一步加深了对数字电路的认识。在仿真过程中遇到许多困难，但通过自己的努力和同学的帮助都一一克服了。首先，连接电路图过程中，数码管不能显示，后经图形放大后才发现是电路断路了。其次，布局的时候因元件比较多，整体布局比较困难，因子电路不如原电路直观，最后在不断努力下，终于不用子电路布好整个电路。
调试时有的器件在理论上可行，但在实际运行中就无法看到效果，所以得换不少器件，有时无法找出错误便更换器件重新接线以使电路正常运行。在整个设计中，74LS192的接线比较困难，反复修改了多次，在认真学习其用法后采用归零法和置数法设计出60进制和12进制的计数器。
同时，在最后仿真时，预置的频率一开始用的是1HZ，结果仿真结果反应很慢，后把频率加大，这才在短时间内就能看到全部结果。在这不断的分析验证、在分析在验证的过程中，渐渐提高了我的分析能力和逻辑思维能力，开拓了我的思维，而且让我学到了书上没有的东西以及对书上的知识加深了认识和应用，有助于我形成严谨、认真、善思的工作作风。在这次的设计中，我更加熟练的应用了protel2004绘图，word排版，和学会使用了EWB的升级版multisim等，让我对电脑绘图有了更深的理解。
总之，通过这次对数字时钟的设计与仿真，提高了我考虑问题和分析问题的全面性以及动手操作能力。使我综合能力有了一个很大的提高，而且要感谢我的老师和同学对我的帮助，他们在我不懂的时候，帮我解决了问题。这为我以后的电路设计打下良好的基础，一些经验和教训，将成为宝贵的学习财富。
7.2对设计的建议
总的来说这次课程设计一切都安排得很合理，只是我们前期的准备时间不充分，时间安排上也紧凑了些，这给我们的设计带来了不少的问题，建议以后的类似课程设计的时间安排更合理点，让我们有更多的时间来进行操作。这次电子设计激发了我们创新思维意识及锻炼了我们动手实践能力，使我们深深体会到理论与实际结合的重要性，喜欢这样的课程设计，希望以后可以有更多的机会锻炼自己，给自己更大的提升空间。
8.参考文献
[1] 康华光. 电子技术基础. 北京：高等教育出版社，1999年
[2] 彭华林等编. 数字电子技术. 长沙：湖南大学出版社，2004年
[3] 金唯香等编. 电子测试技术. 长沙：湖南大学出版社，2004年
[4] 侯建军. 数字电路实验一体化教程. 北京：清华大学出版社，北京交通大学出版社，2005年
[5] 阎石. 数字电子技术基础. 北京：高等教育出版社，2001年
[6] 赵春华、张学军.电子技术基础仿真实验. 北京：机械工业出版社出版社，2007