广州民贷网:LVPECL
来源:百度文库 编辑:中财网 时间:2024/04/30 07:19:31
ECL分类:中国通信人博客U_KO(EQ};F
中国通信人博客%P1b"z0~_"k M
e0^ J p5Qr*?$tB]0中国通信人博客&F_@]2D
中国通信人博客6O{$K!d$Z5Zw b
ECL/PECL/LVPECL逻辑的优点:
1. 输出阻抗低(6~8ohm),输出阻抗高(可以看作无穷大),所以驱动能力特别强,它可以驱动50~130ohm特征阻抗的传输线而交流特性并没有明显的改变。由于驱动能力强,所以支持更远距离的传输,所以背板走线或长线缆传输基本上都使用ECL逻辑。
2. ECL器件对电压和温度的变化不如TTL和CMOS器件敏感,ECL时钟驱动器产生的各路时钟的并发性更好,skew更小。
3. 相对于同为差分信号的LVDS,ECL支持的速率更高,受工艺的限制,LVDS的逻辑很少有高于1.5GHz的应用,而ECL可以应用高于10GHz的场合,可以说,高于5GHz的场合,基本上是ECL和CML的天下。在所有的数字电路中,ECL的工作速度最高,其延时小于1ns,在中小规模集成电路,高速,超高速数字系统和设备中应用
4. 对传输线阻抗的适应范围更宽。LVDS属于电流型驱动,其终端的100ohm匹配电阻兼有产生电压的功能。因此,为了不改变信号的摆幅,终端电阻的阻值必须取100ohm,为了保证较好的信号完整性,LVDS的传输线阻抗也必须精确控制在50ohm,否则容易产生反射等SI问题。中国通信人博客/o5Zl1UoR)nY#Z
&Gz%Dg*~S|0ECL/PECL/LVPECL逻辑的缺点:
跟它的优点一样,ECL的缺点也很明显,那就是功耗大,噪声容限小,抗干扰能力弱。ECL电路的逻辑摆幅只有0.8V,直流噪声容限只有200mV。可以说,ECL的高速性能是用高功耗、低噪声容限为代价换来的。
PECL的标准输出负载是50ohm至VCC-2V的电平上,在这种负载条件下,OUT+与OUT-的静态电平典型值为VCC-1.3V,OUT+与OUT-的输出电流为14mA。
PECL的输出电路结构:中国通信人博客^K^(I({0MJ9rR Y$p
PECL的输入是一个具有高输入阻抗的差分对,该差分对的共模电压需要偏置到VCC-1.3V,这样允许的输入信号电平动态最大。有的芯片在内部已经集成了偏置电路,使用时直接连接即可,有的芯片没有加,使用时需要在芯片外部加直流偏置。
PECL的输入电路结构: